Forum technique : le substrat BT permet la progression de l'emballage avancé

La technologie d'emballage avancée joue désormais un rôle central dans l'extension de la loi économique de Moore.Il aide à surmonter les problèmes croissants de coût de fabrication et de gestion de l'alimentation tout en réalisant des gains de vitesse associés à la conception monolithique de chaque nouveau nœud de transistor.

Il existe plusieurs façons de classer les technologies d'emballage avancées.Les définitions ne sont pas appliquées de manière uniforme dans l'ensemble de l'industrie.En général, ils incluent Fan Out Wafer Level Packaging (FOWLP), 2.5D, 3D-IC et System-in-Package (SiP).Cependant, WLCSP, FCBGA et FCCSP sont généralement également inclus dans certaines études de marché.Bien qu'actuellement la majorité (> 70 %) des boîtiers de puces soient encore assemblés à l'aide de liaisons par fil, une tendance à la transition vers des boîtiers à puce retournée pour les produits hautes performances s'accélère et devrait bénéficier d'un taux de croissance élevé du marché comme les packages 2.5D/3D et SiP Dans les prochaines années.

L'utilisation de l'approche de conditionnement de puces permet à plusieurs matrices ayant des fonctions discrètes à différents nœuds de conception d'être assemblées pour fournir une performance intégrée au niveau du module.Comme le montrent les figures 1 et 2, il existe différentes technologies que l'on peut envisager pour répondre aux spécifications spécifiques des caractéristiques de câblage.Les sélections de matériaux, limitées par les propriétés physiques, les conditions de traitement et les règles de conception, varient dans chaque cas individuel.Lorsque la densité de câblage du boîtier augmente, il y a un changement dans l'utilisation de l'ensemble de matériaux de substrat.Cette transition du substrat organique au support à base de silicium est affectée par plusieurs facteurs, tels que l'outil de lithographie, la taille du réticule et, surtout, les propriétés physiques du matériau et la hiérarchie des températures de traitement.

Figure 1. Technologie pour différentes fonctionnalités de câblage (édition HIR 2021)

Figure 2. Présentation des types d'emballage avancés (synopsis)

Le calcul haute performance (HPC), les packages 2.5 et 3D utilisant des interposeurs en silicium pour effectuer une intégration hétérogène sont largement adoptés par l'industrie.Pour l'informatique mobile, limitée par la taille et la hauteur du boîtier, l'assemblage Package-on-Package (PoP) est utilisé par le processeur d'application d'interconnexion, la mémoire, le capteur, les composants passifs, etc. pour construire un sous-système ou un module au niveau du système.Diverses méthodes sont utilisées pour réaliser des connexions package-to-package, qui incluent la bosse de soudure, TMV (Through Mold Via), Cu post (ex, Through-InFO-Via TiV de TSMC), liaison via un réseau (BVA), Cu autonome fil, etc...

De nombreux matériaux sont nécessaires pour construire les structures plutôt complexes décrites ci-dessus.Ils comprennent des matériaux indirects liés au processus tels que la résine photosensible, le film de liaison, le flux de soudure, les plaquettes de support en verre et en métal pour le collage temporaire, etc. Pour compléter divers schémas d'interconnexion dans le boîtier, une série de matériaux directs clés, y compris RDL photosensible matériau, film de fixation de matrice, revêtement anti-stress, film de construction, pâte à souder, substrat, mSAP Cu, masque de soudure, etc. ont été développés pour répondre aux exigences d'emballage à haute densité.

Prenant l'exemple de la connexion à bosse de soudure, le boîtier flip chip est passé d'une soudure étain/plomb sans émission de particules alpha à point de fusion élevé à des alliages sans plomb SAC(Sn/Ag/Cu) et étain/argent (Sn/Ag).Le processus de liaison hybride cuivre-cuivre a maintenant été utilisé pour permettre une liaison à pas fin au niveau du silicium, comme les connexions puce à puce et plaquette à plaquette.Destinés aux processus de collage à basse température, des alliages contenant de l'indium (In) et du bismuth (Bi) sont utilisés pour connecter des dispositifs sensibles à la température.

Le sous-remplissage de la puce retournée offre une protection tout en garantissant la fiabilité en réduisant les contraintes mécaniques sur les connexions des bosses de soudure induites par la non-concordance CTE (coefficient de dilatation thermique) entre la puce en silicium et le support pendant le cycle thermique.Les formulations sont généralement à base de résines thermodurcissables époxy ou cyanate ester.Un matériau de remplissage doit être chargé pour contrôler le CTE et le module du matériau.Les sous-remplissages liquides ont d'abord été développés en utilisant une résine époxy liquide et un mélange de silice fondue à faible alpha.Après avoir été distribuée le long du bord de la matrice, la résine se déplace sous la puce par capillarité et est capable de former de jolis filets autour de la matrice pour inspection.La résine est ensuite durcie par la chaleur pour terminer le processus.Comme la géométrie de la charge, la quantité et l'agent de couplage utilisés doivent influencer la caractéristique d'écoulement, des travaux ultérieurs ont impliqué l'utilisation de sphères de silice synthétique de tailles mixtes pour contrôler le CTE et optimiser les propriétés d'écoulement.D'autres efforts de développement ont abouti à un sous-remplissage sans flux (pâte non conductrice, NCP), un film non conducteur (NCF), un sous-remplissage de niveau B de tranche, des résines retravaillables, etc. pour répondre à divers besoins d'emballage avancés.Le sous-remplissage moulé (MUF) combine le moulage et l'encapsulation de puce retournée en une seule étape, éliminant ainsi le besoin de distribution et de durcissement de la résine.Il offre l'avantage d'améliorer l'efficacité de la production ;par conséquent, a gagné l'acceptation dans l'industrie.Afin d'améliorer la fiabilité au niveau de la carte, les résines de sous-remplissage ont également étendu leur utilisation à certains processus de fixation CSP et BGA.

Pour sélectionner le meilleur ajustement pour une conception d'emballage donnée, de nombreuses caractéristiques matérielles doivent être prises en considération.En plus du silicium, trois principaux types de matériaux à base de résine organique ont été utilisés comme base pour le câblage des circuits.La figure 3 illustre un boîtier FOWLP à deux puces.L'ensemble de matériaux FO se compose d'une matrice en silicone, d'un composé de moulage époxy (EMC) et de couches RDL en polyimide avec perçage au laser via des connexions.Le support organique inférieur est composé de 3 couches d'accumulation ABF (Ajinomoto Build-up Film) sur un noyau stratifié construit avec huit couches de préimprégnés de verre BT-époxy ayant des PTH percés mécaniquement (Trou traversant plaqué).

Le tableau 1 présente les principales caractéristiques des matériaux utilisés pour construire cet emballage.Les valeurs typiques pour chaque type de matériau sont répertoriées.Cependant, les propriétés physiques varient avec une composition de matériau qui est habituellement affinée pour répondre aux exigences spécifiques de traitement et de performance de l'emballage.

Figure 3. FOWLP multipuce sur substrat BT - ASE FOCoS (HIR, édition 2021)

Tableau 1 Propriétés des matériaux d'emballage*Tg par DSC (NIST, INVACU, données du fournisseur)

FOWLP est un type d'emballage à croissance rapide utilisé pour des applications avancées.Il est dérivé du concept WLCSP qui a été dévoilé et mis en production par Infineon dans les années 2000.STATS ChipPAC (maintenant une filiale de JCET) a ensuite été le premier parmi les OSAT à démarrer la fabrication à grand volume.Différent du WLP conventionnel, le package FO pour lequel la zone de connexion basée sur RDL est plus grande que l'échelle de la puce, nécessite l'utilisation d'un ensemble séparé de matériaux et d'équipements.Par rapport à l'approche de l'interposeur en silicium, FOWLP offre un choix moins coûteux pour les interconnexions multi-puces.

De nouveaux développements ont conduit à plusieurs variantes de processus pour produire des assemblages FOWLP adaptés à une intégration d'emballage avancée.Il offre plusieurs avantages tels qu'une taille plus petite, un coût inférieur, l'élimination du processus de remplacement et une flexibilité de câblage qui facilite l'intégration dans des packages avancés.

Après avoir examiné en détail le boîtier mentionné ci-dessus, on peut remarquer que la caractéristique ligne/espace du circuit sur FOWLP, utilisant le silicium et EMC comme base, est beaucoup plus petite que celles montrées sur le support de puce organique construit sur un stratifié BT-époxy.Cette différence substantielle est également bien illustrée dans les figures 1 et 2.

La formation d'un câblage à pas fin avec un repérage multicouche précis nécessite l'utilisation de supports dimensionnellement stables.À cet égard, le silicium par rapport au substrat organique, comme le montrent les exemples précédents, serait un choix supérieur.En effet, divers facteurs complexes affectent de manière inhérente la stabilité dimensionnelle des substrats BT organiques.Ceux-ci pourraient inclure la formulation de la résine, les propriétés thermomécaniques du stratifié, les conditions de traitement et les effets environnementaux.Nous allons discuter de sujets connexes plus en détail :

Substrat BT

un.Formulation de résine

BT signifie bismaléimide-triazine.Il s'agit d'une formulation thermodurcissable composée de deux composants, le bismaléimide et la résine d'ester de cyanate.Les structures chimiques sont illustrées à la figure 4. La triazine fait référence au produit de réaction de l'ester de cyanate via une réaction de cyclotrimérisation après durcissement thermique.

A

B

Figure 4. Composants de la résine BT - Formation de bismaléimide (A) et de triazine à partir d'ester bis-cyanate (B)

je.Résine bismaléimide

Le bismaléimide est un type de polyimide ayant une structure chimique préimidisée qui ne produit pas de volatils pendant le durcissement.Parce qu'elle présente une excellente résistance thermique et peut être traitée en utilisant le même équipement que les thermodurcissables conventionnels, cette classe de résines a été formulée avec des agents de durcissement diamine et utilisée pour les composites avancés aérospatiaux et les applications de cartes de circuits imprimés.

ii.Résine d'ester de cyanate

Le développement de la technologie des résines d'ester cyanate a commencé dans les années 1960.Les monomères ont d'abord été synthétisés avec succès à partir de phénols aromatiques.Le plus couramment utilisé est à base de dicyanate dérivé du bisphénol A, qui est également une matière première pour de nombreuses résines époxy.La première résine de dicyanate, Triazine A, a été introduite dans l'industrie des circuits imprimés au milieu des années 1970.Les résines d'ester cyanate peuvent être mélangées avec une grande variété de thermodurcissables tels que les époxydes, les bismaléimides ou les acrylates pour former des mélanges compatibles.

Ce type de résine présente des propriétés électriques supérieures aux époxydes.La constante diélectrique et le facteur de perte de la résine durcie sont inférieurs à ceux du FR-4.Diverses formulations à base d'esters de cyanate ont été développées et ont trouvé des applications spécifiquement pour les applications d'emballage de la microélectronique, qui comprennent : sous-remplissage, revêtement, adhésif, encapsulant, substrat de support de puce, film diélectrique d'accumulation, cartes de circuits imprimés (PCB), photorésist, etc. Ils ont également été inclus dans des formulations pour une large gamme d'applications dans l'industrie des composites avancés.

iii.Stratifiés BT

En mélangeant avec du méthylène dianiline bismaléimide, Mitsubishi Gas Chemical Company a d'abord développé un système de résine BT à base d'ester de cyanate.Le substrat BT est une extension de la technologie des stratifiés de circuits imprimés.Les formulations de base comprennent généralement l'utilisation de plus de 50 % en poids de résines époxydes.

Les mélanges BT-époxy présentent une bonne solubilité dans les solvants organiques tels que la méthyléthylcétone (MEK) pour le traitement d'imprégnation.Le substrat BT utilisé pour les applications de support de puce est un stratifié composite ayant un tissu de verre comme renfort.Par rapport aux FR-4 classiques, les résines époxy BT présentent une Tg (température de transition vitreuse) élevée et une résistance thermique améliorée permettant au matériau de résister au traitement d'assemblage à haute température et à un environnement de fonctionnement à chaleur élevée.Ce sont quelques-unes des caractéristiques clés qui les rendent plus adaptés aux applications de substrat de puce.

Son processus de fabrication suit le flux de production de PCB conventionnel.Les étapes clés sont l'imprégnation, l'étape B, la stratification préimprégnée et la circuitisation.Ayant une structure multicouche, le substrat BT permet l'inclusion de matrices intégrées et de composants passifs, tels qu'un dispositif actif, une matrice d'interposition, un condensateur, des dispositifs MEMS, etc.

Lors de la construction d'un stratifié BT-époxy, plusieurs matériaux et étapes de processus utilisaient des contraintes mécaniques induites de manière inhérente affectant la stabilité dimensionnelle du matériau qui nécessitent une attention et des contrôles particuliers.

b.Tg et CTE

En règle générale, la Tg de la résine thermodurcissable augmente avec le profil de durcissement et se stabilise après avoir atteint un degré élevé de conversion.Par conséquent, les conditions de traitement affectent la Tg ultime du matériau qui est généralement inférieure ou proche de la température de durcissement finale.

En fonction de leurs structures chimiques, les résines de cyanate pures présentent facilement des Tg dépassant 280°C après durcissement complet.Par conséquent, cette caractéristique exclut l'utilisation d'une presse d'usine de PCB conventionnelle, avec une température de fonctionnement maximale d'environ 180 °C par chauffage à eau sous pression, pour effectuer la stratification et effectuer un durcissement complet.Par conséquent, une approche de formulation courante consiste à ajouter divers niveaux d'époxydes pour abaisser la Tg tout en modifiant la processabilité de la résine et en ajustant les propriétés telles que les propriétés mécaniques, l'inflammabilité, etc. développer toutes les propriétés du matériau.

Comme discuté, les thermodurcissables atteignent une Tg stable lorsqu'ils terminent la réaction de réticulation.La résine durcie passe par une transition de phase d'un état amorphe à un état caoutchouteux lorsque la température s'élève au-dessus de sa Tg.Cette transformation de volume libre entraîne des changements drastiques dans le module, l'allongement et le CTE de la résine qui affectent la stabilité dimensionnelle et induisent des contraintes dérivées d'un décalage thermique à diverses interfaces.

Grâce au renfort en tissu de verre, le stratifié rigide présente un CTE plan xy proche de celui du Cu (17 ppm/°C).Cette caractéristique minimise le décalage thermique interfacial entre le substrat et les circuits.En raison de la contrainte dans le plan, le CTE sur l'axe z du substrat dépasse normalement 40 ppm/°C ;ainsi, exerce une contrainte interfaciale dans les PTH pendant le cycle thermique.Le mélange de charges à faible CTE à la résine de matrice réduit encore les CTE dans toutes les directions ;cependant, ce type de formulation a tendance à apporter plus de variables qui nécessitent plus d'attention lors de la production.

La résistance au pelage du Cu de l'époxy BT est adéquate mais légèrement inférieure à celle du FR-4.Cependant, cette valeur est affectée par plusieurs variantes telles que le prétraitement de surface, la méthode de circuitisation et les types de feuilles de Cu utilisées.

c. Tissu de verre et contrôle dimensionnel

La majorité des stratifiés BT sont en tissu de verre E.D'autres qualités de fils de verre, telles que le verre S, le verre D, le verre L et la silice fondue, ayant un CTE et une constante diélectrique inférieurs, sont produites en plus petits volumes.Ils diffèrent par leur composition chimique et leurs propriétés physiques.Une large sélection de tissus tissés avec différentes épaisseurs, poids et constructions de fils est disponible.Un tissu léger en fil fin peut produire des préimprégnés avec une épaisseur pressée finale aussi fine que 25-35 um.

Le tissu de verre est l'élément de support clé pour la fabrication de préimprégnés.Le processus de production implique l'imprégnation du tissu de verre avec une solution de résine à l'aide d'un traitement (coater).Un chauffage ultérieur élimine le solvant du tissu saturé de résine jusqu'à ce qu'il sèche et durcit partiellement la résine, ce qui donne un préimprégné de stade B.Parmi plusieurs paramètres clés qui doivent être contrôlés figurent la teneur en résine, le débit de viscosité et le degré de durcissement en dessous du point de gel de la résine.

Les réactions de réticulation entre les trois composants de la résine sont compliquées et difficiles à caractériser.Diverses tentatives ont été faites pour établir la relation structure-propriété des mélanges de résines.Les mécanismes probables ont été soumis à diverses études de modèles spectroscopiques et proposés par plusieurs groupes de recherche.

Une ou plusieurs couches de préimprégnés sont ensuite prises en sandwich par des feuilles de cuivre sous chaleur et pression pour former des noyaux rigides en stratifié plaqué de cuivre (CCL) pour une circuitisation ultérieure.La teneur en résine des préimprégnés constitués d'un tissu fin et léger est généralement supérieure à 60 % en poids.

La fabrication du dispositif frontal et des couches RDL sur un support en silicium utilise des processus en plusieurs étapes pour créer séquentiellement des couches de circuits.De manière différente, le processus de stratification permet l'inclusion de plusieurs couches de câblage à l'aide de noyaux circuités assemblés 'parallèlement' ensemble en une seule étape.Les interconnexions aux plans de circuit internes sont réalisées à la fois via et PTH.

Étant un composite stratifié, le substrat BT-époxy subit des mouvements dimensionnels pendant la fabrication et l'exposition à l'humidité ou aux cycles thermiques.Un enregistrement précis de la couche interne est nécessaire pour obtenir des connexions de câblage fiables. Cependant, les étapes d'imprégnation et de stratification introduisent essentiellement de nombreux facteurs qui influencent la stabilité dimensionnelle du matériau et nécessitent un contrôle minutieux.Les contraintes résiduelles dérivées du tissage du tissu, de l'imprégnation sous tension, du retrait du durcissement de la résine et de la stratification du préimprégné contribuent toutes à certains degrés d'un mouvement de tolérance dimensionnelle du stratifié et d'un gauchissement.

Habituellement, en raison des contraintes induites par le tissu de verre, le stratifié monocouche a tendance à se déformer davantage et à être moins stable dimensionnellement.Par conséquent, si l'exigence d'épaisseur le permet, une approche consiste à croiser même des couches de préimprégnés pour compenser ces inconvénients.Lorsqu'un ensemble de matériaux est choisi, il est important de comprendre quels facteurs influencent le mouvement minimal du matériau et à quel point il se déplace de manière cohérente et reproductible ;par conséquent, une compensation d'illustration de lithographie peut être mise en œuvre en conséquence.

d. Sensibilité à l'humidité

Bien que les résines d'ester de cyanate présentent plusieurs propriétés supérieures aux époxydes, elles sont connues pour être sensibles à l'humidité.Il est important d'empêcher l'humidité d'affecter les réactions chimiques de la résine pendant la fabrication, le stockage et la manipulation du préimprégné.Catalysés par des sels organométalliques, les cyanates aromatiques se trimérisent pour former une structure cyclique stable de cyanurate, s-triazine.Cependant, en présence d'eau, les cyanates d'aryle s'hydrolysent facilement en fractions carbamate qui libèrent du dioxyde de carbone lors du chauffage.Cette réaction secondaire induit des cloques dans les stratifiés et dégrade les propriétés finales du matériau.

Avec un contrôle approprié, les stratifiés BT-époxy entièrement durcis présentent une bonne résistance à l'humidité et au délaminage.L'existence d'une interface résine/fibre de verre et d'un volume libre dans la résine solide influence la diffusion de l'humidité dans le stratifié.Le traitement de l'agent de couplage sur le tissu augmente l'adhérence fibre de verre/résine et améliore la résistance à l'humidité.L'absorption d'humidité suit le profil typique de Fickain de type II et la désorption est complète par la chaleur.Les effets hygrothermiques sur la stabilité dimensionnelle du stratifié comprennent le mouvement dans le plan xy et le gauchissement hors du plan.Comme plusieurs composants sont inclus dans les stratifiés, les caractéristiques de gauchissement d'un substrat sont plutôt compliquées et exercent un impact direct sur sa capacité à tracer des lignes fines sur la surface du support.Cette fonctionnalité doit être correctement contrôlée pour éviter une perte de rendement indésirable à l'étape de circuitisation.

Les résines BT-Epoxy sont connues pour montrer une bonne résistance à la formation de filaments anodiques conducteurs (CAF).Ce phénomène concerne un mode de défaillance trouvé dans le stratifié de circuit multicouche selon lequel des filaments métalliques peuvent se développer à partir de cuivre plaqué via ou PTH le long du fil de fibre de verre pour provoquer un court-circuit électrique sur les plans cu adjacents.L'apparition de CAF est influencée par la présence d'humidité, d'impuretés ioniques, d'une polarisation électrique, d'une faible adhérence interfaciale fibre de verre/résine et de la chaleur.Le CAF a été principalement lié à des trous percés mécaniquement dans lesquels une interface fibre/résine affaiblie servait souvent de point d'initiation pour la croissance des filaments.

Le stratifié BT-époxy, souvent en combinaison avec des couches d'accumulation ABF, a été utilisé pour une variété d'applications, allant de la puce unique aux boîtiers avancés tels que le substrat FO, le PoP, le SiP, le dispositif/composant intégré, le multi-chiplet HI et Produits empilés 2.5/3D.Il existe une diversité de conceptions de substrats disponibles.Prenez les produits de mémoire, par exemple, on sait qu'actuellement, un grand nombre de DDR4 de base sont connectés via une liaison filaire sur un boîtier époxy BT FBGA (BOC) de fenêtre en utilisant une seule couche de circuits ;alors qu'il y a quelques années, certains DDR2 étaient déjà acheminés avec RDL et utilisaient une fixation de pilier en cuivre au substrat pour des applications spécialisées.

En tant que matériau composite, les propriétés physiques inhérentes du substrat BT-époxy posent quelques limitations pour la création de lignes fines lorsqu'une surface plane et dimensionnellement stable est nécessaire.Ces caractéristiques ont été illustrées dans des discussions antérieures.Par conséquent, des matériaux tels que le silicium et le verre sur lesquels des circuits à pas fin peuvent facilement se former par des processus de dépôt de couches minces deviennent des solutions alternatives, bien que plus coûteuses, pour le câblage à haute densité.

e. Marché des substrats

Le substrat IC est un sous-ensemble du marché des cartes brutes PCB USD80B +.Poussées par les exigences d'intégration HPC, mobile, 5G, automobile et chapelet, les ventes de substrats ont augmenté à un taux annuel supérieur à 20 % au cours des dernières années (Figure 5).Les chaînes d'approvisionnement de substrats BT sont concentrées en Asie.Les principaux fournisseurs incluent Unimicron, Kinsus, NYPCB, ASE, Zing Ding, LG Innotek, SimmTek, SEMCO, Daeduck, Shannan, etc.

Figure 5. Croissance du marché des substrats IC * FCCSP/FC-BOC, WB PBGA/CSP, module

(Présentation AT&S Q1 2022/23, Prismark)

Une augmentation du facteur de forme du boîtier et du nombre de couches devrait stimuler la croissance du marché du substrat BT (figure 6).Plusieurs facteurs clés sont illustrés dans le graphique.Un exemple de package Antenna in Package (AiP)/SiP est illustré à la Figure 7. L'application de téléphonie mobile liée aux ondes 5Gmm est l'un des principaux segments de marché qui stimulent la demande d'utilisation de substrat.Sa tendance de développement se concentre sur le boîtier plus petit et plus fin, pertinent pour les applications à haute fréquence et multibande.Un autre domaine de croissance du marché concerne l'utilisation prévue d'un volume plus élevé de substrats pour les produits de mémoire.Les sous-états pour HBM, eMMC et FCCSP pour DDR5 doivent bénéficier d'un ASP plus élevé.Une nouvelle expansion du marché national des substrats BT est également attendue avec le YMTC chinois et Hefei ChangXin entrant dans des cycles d'expansion.

Figure 6. Projection de croissance du marché des substrats BT (Goldman Sachs Global Investment Research 11/2022)

Figure 7. Implémentation AiP dans FEM pour Asus ZenFone 4 Pro (webcast du groupe Yole)

L'emballage avancé permet l'assemblage de matrices (chiplets) avec des fonctions distinctes à divers nœuds technologiques pour réaliser l'intégration du système au niveau de l'emballage.La technologie des substrats évolue en permanence et devient l'un des principaux catalyseurs pour faciliter cette tendance et connaître une croissance continue du marché.